書籍搜索
圖書
捐款
登錄
登錄
訪問更多功能
個人建議
電報機器人
下載歷史
發送到電子郵件或 Kindle
管理書單
保存到收藏夾
個人的
查詢書籍
探索
Z-推薦
書單
最受歡迎
類別
貢獻
捐款
上傳
Litera Library
捐贈紙質書籍
添加紙質書籍
Search paper books
我的 LITERA Point
術語搜索
Main
術語搜索
search
1
Prozessorentwurf: Von der Planung bis zum Prototyp
De Gruyter Oldenbourg
Dieter Wecker
std_logic
opc
downto
std_logic_vector
clr
clk
vhdl
sreg0
signal
port
sysbus
component
mikroprozessor
pc_q
abb
a_q
map
ʌ
einheit
befehl
sreg
declaration
ar_q
elsif
befehle
daten
architecture
entwurf
akku
systems
mr_q
komponenten
ausgang
ipv
speicher
mpu16a
oprec
datentransfer
q_a
opcode
verwendet
beschreibung
input
mpu12
jump
modellierung
output
akku_b
flags
ansteuervektor
年:
2015
語言:
german
文件:
PDF, 3.18 MB
你的標籤:
0
/
0
german, 2015
2
Проектування цифрових систем з використанням мови VHDL
Семенець В.В.
,
Хаханова I.В.
,
Хаханов В.I.
рисунок
vhdl
downto
clk
моделирования
рисунке
signal
сигнал
данных
памяти
сигнала
port
устройства
bit_vector
значения
состояние
схемы
модель
типа
используется
std_logic
сигналы
схема
состояния
сигналов
выполняется
помощью
данные
автомата
содержит
тип
состояний
регистр
модели
проекта
шины
std_logic_vector
hdl
оператор
окно
процесс
dbus
вход
число
integer
sreg0
линии
реализации
component
architecture
語言:
ukrainian
文件:
PDF, 4.61 MB
你的標籤:
0
/
0
ukrainian
3
Prozessorentwurf mit VHDL: Modellierung und Synthese eines 12-Bit-Mikroprozessors
De Gruyter Oldenbourg
Dieter Wecker
std_logic
downto
clr
std_logic_vector
clk
vhdl
signal
port
mikroprozessor
component
opc
declaration
sysbus
architecture
map
abb
sreg0
modell
systems
operationswerk
einheit
oprec
modellierung
entwurf
simulation
a_q
ipr_d
ipv
steuerwerk
komponenten
mr_q
synthese
verwendet
erstellt
pc_q
folgende
opr_q
library
speicher
akku
ar_q
ipreq
opv
op_z
ieee.std_logic_1164
op_s
op_c
mhz
daten
zeigt
年:
2018
語言:
german
文件:
PDF, 3.32 MB
你的標籤:
0
/
0
german, 2018
1
關注
此鏈接
或在 Telegram 上找到“@BotFather”機器人
2
發送 /newbot 命令
3
為您的聊天機器人指定一個名稱
4
為機器人選擇一個用戶名
5
從 BotFather 複製完整的最後一條消息並將其粘貼到此處
×
×